在電子產(chǎn)品設(shè)計(jì)中，PCB布局布線是最重要的一步，PCB布局布線的好壞將直接影響電路的性能?，F(xiàn)在，雖然有很多軟件可以實(shí)現(xiàn)PCB自動(dòng)布局布線。但是隨著信號(hào)頻率不斷提升，很多時(shí)候，工程師需要了解有關(guān)PCB布局布線的最基本的原則和技巧，才可以讓自己的設(shè)計(jì)完美無(wú)缺。
1、[問] 高頻信號(hào)布線時(shí)要注意哪些問題？
[答 ]1.信號(hào)線的阻抗匹配；
2.與其他信號(hào)線的空間隔離；
3.對(duì)于數(shù)字高頻信號(hào)，差分線效果會(huì)更好；
2、[問] 在布板時(shí)，如果線密，過孔就可能要多，當(dāng)然就會(huì)影響板子的電氣性能，請(qǐng)問怎樣提高板子的電氣性能？
[答] 對(duì)于低頻信號(hào)，過孔不要緊，高頻信號(hào)盡量減少過孔。如果線多可以考慮多層板；
3、[問] 是不是板子上加的去耦電容越多越好？
[答] 去耦電容需要在合適的位置加合適的值。例如，在你的模擬器件的供電端口就進(jìn)加，并且需要用不同的電容值去濾除不同頻率的雜散信號(hào)；
4、[問] 一個(gè)好的板子它的標(biāo)準(zhǔn)是什么？
[答] 布局合理、功率線功率冗余度足夠、高頻阻抗阻抗、低頻走線簡(jiǎn)潔。
5、[問] 通孔和盲孔對(duì)信號(hào)的差異影響有多大？應(yīng)用的原則是什么？
[答] 采用盲孔或埋孔是提高多層板密度、減少層數(shù)和板面尺寸的有效方法，并大大減少了鍍覆通孔的數(shù)量。但相比較而言，通孔在工藝上好實(shí)現(xiàn)，成本較低，所以一般設(shè)計(jì)中都使用通孔。
6、[問] 在涉及模擬數(shù)字混合系統(tǒng)的時(shí)候，有人建議電層分割，地平面采取整片敷銅，也有人建議電地層都分割，不同的地在電源源端點(diǎn)接，但是這樣對(duì)信號(hào)的回流路徑就遠(yuǎn)了，具體應(yīng)用時(shí)應(yīng)如何選擇合適的方法？
[答] 如果你有高頻>20MHz信號(hào)線，并且長(zhǎng)度和數(shù)量都比較多，那么需要至少兩層給這個(gè)模擬高頻信號(hào)。一層信號(hào)線、一層大面積地，并且信號(hào)線層需要打足夠的過孔到地。這樣的目的是：
1、對(duì)于模擬信號(hào)，這提供了一個(gè)完整的傳輸介質(zhì)和阻抗匹配；
2、地平面把模擬信號(hào)和其他數(shù)字信號(hào)進(jìn)行隔離；
3、地回路足夠小，因?yàn)槟愦蛄撕芏噙^孔，地有是一個(gè)大平面。
7、[問] 在電路板中，信號(hào)輸入插件在PCB最左邊沿，mcu在靠右邊，那么在布局時(shí)是把穩(wěn)壓電源芯片放置在靠近接插件（電源IC輸出5V經(jīng)過一段比較長(zhǎng)的路徑才到達(dá)MCU），還是把電源IC放置到中間偏右（電源IC的輸出5V的線到達(dá)MCU就比較短，但輸入電源線就經(jīng)過比較長(zhǎng)一段PCB板）？或是有更好的布局？
[答] 首先你的所謂信號(hào)輸入插件是否是模擬器件？如果是是模擬器件，建議你的電源布局應(yīng)盡量不影響到模擬部分的信號(hào)完整性．因此有幾點(diǎn)需要考慮：
（1）首先你的穩(wěn)壓電源芯片是否是比較干凈，紋波小的電源．對(duì)模擬部分的供電，對(duì)電源的要求比較高．
（2）模擬部分和你的ＭＣＵ是否是一個(gè)電源，在高精度電路的設(shè)計(jì)中，建議把模擬部分和數(shù)字部分的電源分開．
（3）對(duì)數(shù)字部分的供電需要考慮到盡量減小對(duì)模擬電路部分的影響．
8、[問] 在高速信號(hào)鏈的應(yīng)用中，對(duì)于多ASIC都存在模擬地和數(shù)字地，究竟是采用地分割，還是不分割地？既有準(zhǔn)則是什么？哪種效果更好？
[答] 迄今為止，沒有定論。一般情況下你可以查閱芯片的手冊(cè)。ADI所有混合芯片的手冊(cè)中都是推薦你一種接地的方案，有些是推薦公地、有些是建議隔離地。這取決于芯片設(shè)計(jì)。
9、[問] 何時(shí)要考慮線的等長(zhǎng)？如果要考慮使用等長(zhǎng)線的話，兩根信號(hào)線之間的長(zhǎng)度之差最大不能超過多少？如何計(jì)算？
[答] 差分線計(jì)算思路：如果你傳一個(gè)正弦信號(hào)，你的長(zhǎng)度差等于它傳輸波長(zhǎng)的一半是，相位差就是180度，這時(shí)兩個(gè)信號(hào)就完全抵消了。所以這時(shí)的長(zhǎng)度差是最大值。以此類推，信號(hào)線差值一定要小于這個(gè)值。
10、[問] 高速中的蛇形走線，適合在那種情況？有什么缺點(diǎn)沒，比如對(duì)于差分走線，又要求兩組信號(hào)是正交的？
[答] 蛇形走線，因?yàn)閼?yīng)用場(chǎng)合不同而具不同的作用：
（1）如果蛇形走線在計(jì)算機(jī)板中出現(xiàn)，其主要起到一個(gè)濾波電感和阻抗匹配的作用，提高電路的抗干擾能力。計(jì)算機(jī)主機(jī)板中的蛇形走線，主要用在一些時(shí)鐘信號(hào)中，如PCI-Clk,AGPCIK,IDE,DIMM等信號(hào)線。
（2）若在一般普通PCB板中，除了具有濾波電感的作用外，還可作為收音機(jī)天線的電感線圈等等。如2.4G的對(duì)講機(jī)中就用作電感。
（3）對(duì)一些信號(hào)布線長(zhǎng)度要求必須嚴(yán)格等長(zhǎng)，高速數(shù)字PCB板的等線長(zhǎng)是為了使各信號(hào)的延遲差保持在一個(gè)范圍內(nèi)，保證系統(tǒng)在同一周期內(nèi)讀取的數(shù)據(jù)的有效性（延遲差超過一個(gè)時(shí)鐘周期時(shí)會(huì)錯(cuò)讀下一周期的數(shù)據(jù)）。
（4）蛇形走線在某些特殊的電路中起到一個(gè)分布參數(shù)的LC濾波器的作用。
11、[問]在設(shè)計(jì)PCB時(shí)，如何考慮電磁兼容性EMC/EMI，具體需要考慮哪些方面？采取哪些措施？
[答] 好的EMI/EMC 設(shè)計(jì)必須一開始布局時(shí)就要考慮到器件的位置, PCB 疊層的安排，重要聯(lián)機(jī)的走法， 器件的選擇等。
例如時(shí)鐘產(chǎn)生器的位置盡量不要靠近對(duì)外的連接器，高速信號(hào)盡量走內(nèi)層并注意特性阻抗匹配與參考層的連續(xù)以減少反射，器件所推的信號(hào)之斜率(slew rate)盡量小以減低高頻成分，選擇去耦合(decoupling/bypass)電容時(shí)注意其頻率響應(yīng)是否符合需求以降低電源層噪聲。另外，注意高頻信號(hào)電流之回流路徑使其回路面積盡量小(也就是回路阻抗loop impedance 盡量小)以減少輻射， 還可以用分割地層的方式以控制高頻噪聲的范圍，最后，適當(dāng)?shù)倪x擇PCB 與外殼的接地點(diǎn)
12、[問] 請(qǐng)問射頻寬帶電路PCB的傳輸線設(shè)計(jì)有何需要注意的地方？傳輸線的地孔如何設(shè)置比較合適，阻抗匹配是需要自己設(shè)計(jì)還是要和PCB加工廠家合作？
[答] 這個(gè)問題要考慮很多因素．比如PCB材料的各種參數(shù)，根據(jù)這些參數(shù)最后建立的傳輸線模型，器件的參數(shù)等．阻抗匹配一般要根據(jù)廠家提供的資料來設(shè)計(jì)。
深圳宏力捷電子電路板設(shè)計(jì)能力：
最高信號(hào)設(shè)計(jì)速率：10Gbps CML差分信號(hào)；
最高PCB設(shè)計(jì)層數(shù)：40層；
最小線寬：2.4mil；
最小線間距：2.4mil；
最小BGA PIN 間距：0.4mm；
最小機(jī)械孔直徑：6mil；
最小激光鉆孔直徑：4mil；
最大PIN數(shù)目：；63000+
最大元件數(shù)目：3600；
最多BGA數(shù)目：48+。
深圳宏力捷推薦服務(wù)：PCB設(shè)計(jì)打樣 | PCB抄板打樣 | PCB打樣&批量生產(chǎn) | PCBA代工代料
簡(jiǎn)體中文
English
